高速PCB的时序分析

很好的时序约束资料,很适合初学者,希望能帮到学习时序约束的初学者

fpga中的时序分析和设计方法，6年FPGA设计经验小结。

时序分析论文Parametric Timing Analysis

静态时序分析（英语：Static Timing Analysis, STA），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。

eda时序分析，更好地学习eda时序分析的相关知识。

第一章：TimeQuest静态时序分析模型第二章：模型角色，网表概念，时序报告第三章：TimeQuest扫盲文

此文档是关于altera工具Timequest的使用，非常详细，适合学习时序分析。

Altera提供的时序分析教程，包括静态分析、Timequest、优化策略三部分，对于理解时序分析有一定的指导作用

FPGA挂载SRAM的时序约束方法及分析

主要介绍约束、时序分析的概念 时序约束是什么,对电路的分析比较有用的