基于QUARTUSⅡ的FPGA_CPLD数字系统设计实例

本文利用嵌入式技术，提出 基于CPLD／FPGA的多串口扩展设计方案。实现并行12"到多个全双工异步通讯口之间的转换，并根据嵌入式系统实时 性的需要．

随着数字集成电路的不断更新和换代,特别是可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变。可编程逻辑器件的灵活性使得硬件系统设计师在实验室里用一台计算机、一套相应的EDA软件和可编程逻

EDA（ElectronicDesignAutomation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设

设计了基于CPLD的数字电压表,采用CPLD器件作为处理电路,用单片机进行控制,能较好地减小外界干扰,提高分辨率。该数字电压表能够自动转换量程,从而可提高数字电压表的性能。 1 方案论证与比较

基于CPLD的数字锁课程设计报告设计一个二位十进制数字锁

本文介绍如何利用VHDL 硬件描述语言设计一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。

基于FPGA的数字时钟设计,verilogHDL语言

基于FPGA的数字秒表设计，运用VHDL语言，程序代码，调试成功

此文档，详细讲解了，基于FPGA数字示波器的设计过程

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向[5]。从模拟调制到数字调制,从二进制发展到多进制调制,虽然调制方式多种多样,但都是朝着