FPGA的数字时钟设计(VHDL语言编写)
时钟功能:完成分/时的正确计数并显示,由于数码管数目的限制,用发光二极管提示秒;闹钟定时:可设置一组闹钟,并可在需要时将其关闭,利用二极管的发光代替扬声器的发声;时钟校时:可以分别对分/时钟进行调整;整点响铃:整点前十秒起发出提示音,利用二极管的发光代替扬声器的发声。
用户评论
推荐下载
-
FPGA数字时钟含闹钟
6位数字时钟,verilog实现,方便移植,含闹钟设置,代码中闹钟部分以led闪烁表示,可修改,欢迎提问
30 2020-05-15 -
FPGA多功能数字时钟
有时钟及修改功能,同时可设置三个独立的闹钟,各个闹钟有一半模式和懒人模式。
37 2019-03-18 -
FPGA课设数字时钟
FPGA class set digital clock
24 2019-06-27 -
EDA的VHDL语言设计的数字钟
使用逻辑语言设计的数字时钟,可以调整时间功能,可以有一个小时的时间切换
28 2019-06-21 -
FPGA设计实例VHDL
FPGA设计实例VHDLFPGA设计实例VHDL绝对超值
30 2019-05-16 -
高级FPGA设计VHDL
Advanced FPGA Design VHDL
25 2019-06-26 -
基于vhdl的数字电子时钟论文
基于vhdl的数字电子时钟以fpga为核心的数字秒表
27 2019-05-06 -
LabVIEW编写的数字时钟软件
LabVIEW编写的数字时钟软件,喜欢就下载吧。
23 2019-07-14 -
用vb编写的数字时钟
用vb.6编写的一个简单数字时钟,只用lable控件和Timer控件。
28 2019-07-25 -
用VHDL语言设计数字秒表
很简单的实现基本功能的数字秒表用用VHDL语言设计
26 2018-12-07
暂无评论