电荷泵锁相环mathcad设计文档

介绍了软件锁相环的实现过程及参数选择

Experimental design of Xidian phase-locked loop

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

本文围绕锁相环（PLL）低噪声设计进行相应的讨论和验证。首先，介绍了低噪声场效应晶体管（Low Noise Field Effect Transistor，LNFE）以及采用LNFE来提高PLL低噪声

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,对一些有关的问题进行了讨

第一章：锁相环路的基本工作原理 第1节：锁定与跟踪的概念 第2节：环路组成 第3节：环路的动态方程 第4节：一阶锁相环路的捕获、锁定与失锁 第二章：环路跟踪性能 第1节：线性相位模型与传递函数 第2节

LED驱动的电荷泵工作原理文档对电荷泵工作原理做很详细的描述

MAX662A是一种输入电压为5V,输出为12V的带稳压的电荷泵变换器,其输出电流可达30mA,可用作闪速存储器的编程电源。该器件实际上是经两次倍压(四倍压)后再经稳压后输出电压的。如图是MAX662

电荷泵基础知识，对于理解电荷泵的PLL电路理解有帮助工作原理，选用

　　摘要：电荷泵式电子镇流器，采用充电电容和高频交流源，以实现功率因数校正(PFC)，这已成为荧光灯镇流器中极有吸引力的电路拓扑。但这种电路还存在一些问题，如输入电流的THD值高，灯电流的波峰比(CF