等精度测频原理频率计

摘要：根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计. FPGA程 序由分频模块、计数器模块、除法器模块、显示模块组成. 经过仿真下载验证，能够实现等精度测频 功能

基于FPGA 等精度测频实现，我搜集的资料，打包起来了，您可以参考一下

（1）本作品主要是完成对单片机定时器的调试；主要偏重于编程；（2）频率的测量实际上就是在1S时间内对信号进行计数，计数值就是信号频率。用单片机设计频率计通常采用两种办法，1）使用单片机自带的计数器对输

51制作的简单的频率计,希望能对大家能有帮助

本文档详细介绍了一种基于CPLD和STC12单片机联合控制处理的高效率高精度等精度频率计设计原理，并附有详细完整的verilog代码。

基于MC8051IP核的等精度频率计的改进

毕业设计基于FPGA等精度频率计（8051IP核），包括VHDL代码和C语言代码，LCD1602显示频率、相位、脉宽，完全开源。

基于单片机和CPLD的等精度频率计的设计

这是一篇硕士论文，其中的资料非常详细，所有的程序论文均有。

论文题目：基于单片机ip核的等精度频率计设计。