用严格的组合逻辑和时序逻辑和状态机实现了千兆以太网和电脑的收发通讯,接受到的数据显示到数码管上。verilog硬件描述语言再quartus 13.1上编写,硬件采用的是黑金的AX530,程序自己写的,比黑金的程序逻辑清晰,注释全面