Ta上传的资源 (0)

Verilog写的64x8存储器单元,完整的Quartus II工程文件,可以进行存储器读写,每次读写八位,

课程设计最终的工程文件，用Verilog写的简单对称式A5/1流密码器，完整的QuartusII工程文件，可以加密解密四位十六进制数，内部由时钟控制，每个时钟周期加密一位二进制数

Verilog写的移位寄存器与流水灯，含三个完整的QuartusII工程文件，shifter是简单移位寄存器，led是手动控制移位流水灯，clock&led;是内部时钟信号控制的流水灯

verilog写的简单加减运算电路，完整的Quartus II工程文件，模拟四位二进制数的加减运算硬件单元