rs3123)verilog源代码

lyw12995 25 0 ZIP 2019-02-20 19:02:12

改代码在ＩＳＥ平台上综合，并且功能仿真已经通过～由于没有集合具体的应用项目，因此设置的总共的位长为３１位，信息位为２３位，对于ｒｓ的初学者有较好的帮助

推荐下载

DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times fa

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL 基于zhaohongliang代码修改了其中部分有问题的模块

利用fpga采集视频图像,通过saa7113采集回放通过saa7120

详细提供verilog语言编写的秒表源代码及时序仿真图

H.264标准解码器全部verilog源码,包括帧内、帧间、变换编码、熵编码、滤波等所有模块

CPU five-stage pipeline verilog source code

王金明及示例源码!HD 中没有代码!

基于verilog的按键消抖源代码设计,消除了按下、抬起时的抖动以及外界环境导致的低电平期间的毛刺、抖动。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-02-20 19:02:12

还可以，正在学习