VHDL分频器

syplovexsl 41 0 VHD 2019-03-02 15:03:25

使用VHDL编写的分频器。主频率为50MHZ,进行分频后得到1HZ的时钟。

用户评论
请输入评论内容
评分:
暂无评论