1. 首页
  2. 编程语言
  3. 其他
  4. 下载

booth乘法器verilogHDL代码

下载
caoyuanen 40 0 RAR 2019-03-04 12:03:14

booth乘法器verilog HDL代码,希望和我一样的初学借鉴，更希望高手指点一下

用户评论
请输入评论内容
评分：
Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

代码凌乱。。。。不适合新手 感谢了

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

一个字乱！并且没有实质的东西，初学者可以共同交流的

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

注释有点乱，整体结构不太整齐，不够还是可以借鉴下

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

代码风格偏乱

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

不错，只是注释有点问题

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

一般 不具有很好的指导性 不是模块化设计

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

4位的，一般，注释都是乱马~

Generic placeholder image 卡了网匿名网友 2019-03-04 12:03:14

一般 还行吧，对于注释 没有太多。