卷积码性能SIMULINK实现

利用 SIMULINK 仿真模块对卷积码的编码及 Viterbi 译码的全过程进行了设计,然后将译码模块中的 Traceback depth 分别设置为 20,35,50并在一幅图中画出这三种方式下的误码性能曲线。