数据逻辑电路设计实验作业
1．（设计实验）用与非门组成其它电路并测试验证 2．(设计实验)测试用异或、与或非门组成的全加器的逻辑功能。
1．（设计实验）用与非门组成其它电路并测试验证 2．(设计实验)测试用异或、与或非门组成的全加器的逻辑功能。