altera FPGA FIR滤波器设计

Vanson2920 38 0 RAR 2018-12-17 11:12:50

在altera CycloneII的EP2C8的FPGA下 基于IP核的FIR滤波器设计,该设计为低通滤波器,截止频率为50KHz

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2018-12-17 11:12:50

刚接触,对于新手来说很有用

Generic placeholder image 卡了网匿名网友 2018-12-17 11:12:50

完全可以使用,有一点小瑕疵,就是直流跳变时会有毛刺,要把en》=h0ff改成h080会好一点

Generic placeholder image 卡了网匿名网友 2018-12-17 11:12:50

没有详细步骤!不太明白!