浮点数转定点数Verilog

syj87224 70 0 TXT 2019-05-15 13:05:27

浮点数转定点数FPGAVerilog

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-05-15 13:05:27

这代码肯定是不能硬件实现的,阻塞赋值和非阻塞赋值也用错了

Generic placeholder image 卡了网匿名网友 2019-05-15 13:05:27

还可以有参考价值

Generic placeholder image 卡了网匿名网友 2019-05-15 13:05:27

写的不是太好,浮点数也没有什么规范

Generic placeholder image 卡了网匿名网友 2019-05-15 13:05:27

很有参考价值