1. 首页
  2. 课程学习
  3. 嵌入式
  4. 下载

6进制计数器计数器VHDL

下载
syplovexsl 64 0 VHD 2019-05-19 13:05:01

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

用户评论
请输入评论内容
评分：
暂无评论