第一章 导论:运用 Verilog HDL 作逻辑设计 第二章 阶层模组的观念 。。。。。。 第十八章 有限状态机器
第1章 简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行
verilogHDL高级数字设计是数字电路设计的经典用书,对数字电路知识有充分的介绍,包含数字基础部分和Verilog数字设计部分以及FPGA相关的设计等等,PDF扫描版,英文版文档
基于Verilog HDL的LCD字符显示,本程序主要利用Verilog HDL,基于EDA技术。
功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。 5 //其中F_DIV为分频系数,分频系数范围为1~2^n (n=F_DIV_WIDTH) 6 //若要改变分频系数,改变参数F_
VerilogHDL扫盲文 VerilogHDL那些事儿_建模篇(vivado) Verilog_HDL_那些事儿_时序篇(verilog modelsim) VerilogHDL那些事儿-整合篇
强烈推荐学习verilog的系列书籍Verilog_HDL_那些事儿,图文并茂,有图有真相
Combinational Logic High level tactics 各种描述组合逻辑的方法 Resource sharing Sequential Logic Finite State Ma
来自特权同学的verilogHDL那些事三部曲之一的建模篇
一款非常好用的FPGA开发的HDL语言编辑、查看工具,比SourceInsight编辑查看HDL语言好用多了,和大家分享 该软件在添加文件后自动分析程序结构,通过层次化方式将程序结构显示出来,方便程序