异步FIFO Verilog HDL源码

热带76272 21 0 V 2019-05-28 09:05:56

使用VerilogHDL语言实现的异步FIFO，代码量小，易理解。

推荐下载

leoncpu的verilog源代码这个是欧洲航空航天局设计的一个RISC的cpu核的vhdl代码

里面实例很多。归纳相当全面,共有12章节,是入门的基础文件,学习FPGA入门好材料。

multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2

该教程用于本科或研究生阶段的教育,从基本的知识讲起。

Verilog HDL教程第1章简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数

Verilog HDL Synthesis (A Practical Primer)

三个仿真实验简介如下: (1)键控LED 灯仿真,通过三位key控制八个灯的亮灭,key值为多少时,即对应位的灯亮。 (2)二分频模块,实现将已知时钟频率的一半赋值给另一个时钟,即周期变为原来的二倍即

doc文档介绍简单的Verilog语法适合初学者的FPGA开发入门学习

介绍Verilog HDL, 内容包括: Verilog应用 Verilog语言的构成元素结构级描述及仿真行为级描述及仿真延时的特点及说明介绍Verilog testbench 激励和控制和描

Verilog HDL激励信号里面包括一些常用的激励信号的初始化设置。

用户评论

请输入评论内容

评分：

暂无评论