HDL设计资料(vhdl,verilog,....)

wjg578822 45 0 RAR 2019-06-05 06:06:01

包含:hdladvance.rarXilinx_Design_Reuse_Methodology.pdfvhdl_intr.PDFVhdlGoldenReferenceGuide.pdfverilog_slides.pdfverilog_intr.PDFveriloggoldenreferenceguide.pdfTop-DownforVHDL.pdfCummingsSNUG2001SJ_AsyncClk_rev1_1.pdfCST_EDIT.PDFactel_HDL_coding_style_guide.pdf

推荐下载

verilog HDL大量实例

王金明verilogHDL课本中的实例可实现并包括大量的测试文件

Motorola Verilog HDL Coding

MotorolaVerilogHDLCoding

Verilog HDL综合教程

这个教程详细介绍了Verilog HDL开发过程及常用实例,很实用

Verilog HDL.rar

24 进制计数电路,数字显示在数码管上,有手动和自动两种模式,在自动模式下每隔 1 秒从 00 显示到 23 然后循环,在手动模式下,每按一次按键计数值加 1。每次从 23 跳到 00 时,数字管

verilog hdl经典教材

很好的verilog hdl 初级教材,很适合初学者。

Design Through Verilog HDL

verilog 数字电路设计国外经典书籍,适合IC设计工程师学习提高

Verilog HDL激励信号

Verilog HDL激励信号里面包括一些常用的激励信号的初始化设置。

Verilog HDL源代码

Verilog HDL初级应用和学习参考的源代码 ,给予cpld MAXII 的代码,供参考。

verilog hdl经典例子

这都是些verilog经典的例子,例如译码器,多路选择器等等

Verilog HDL Design Examples

VerilogHDLDesignExamples-CRCPress

用户评论

请输入评论内容

评分：

Generic placeholder image

卡了网匿名网友 2019-06-05 06:06:01

0分的资源，谢谢了，这个虽然不是太能看懂，但也学习了，谢谢分享。