VerilogHDL语言单时钟周期CPU设计

英俊书生 30 0 RAR 2018-12-25 18:12:01

一个用VerilogHDL语言实现的单时钟周期CPU原代码，里面有完整的工程代码，逻辑图，报告文档等。此CPU共完成了16条常见MIPS指令。

推荐下载

MIPS单周期CPU,实现24+4条指令可直接在vivado中运行

用Vivado实现一个单周期CPU,不包含烧电路板内容,根据2018年的计算机组成原理及接口技术的实验课程要求。

RISC_V多周期CPU设计,里面包含基于最新提出的RISC_V指令集设计的多周期CPU,使用Verilog语言,代码注释详细,提供官方给出的测试样例,RV32I基本整数指令四十多条指令都有实现,波形

多周期CPU的实现,在15版的vivado上可以打开,如果需要看到仿真的波形图,可以跑仿真,调节相关参数即可显示出来

计算机组成原理实验多周期CPU设计VivadoMIPS基本指令都有实现,包括bgtzjjalbne等等基本指令

计算机组成原理课程作业:使用verilog完成1、完成四十余条MIPS指令；2、使用五级流水线；3、单发射,无cache,无分支预测,使用延迟槽；4、含测试代码和说明文档。

里面有多周期和流水线CPU的VERILOG代码实现,适合学习计算机原理课程设计

用vhdl实现给定指令的处理器的设计,可以直接下载到硬件实现测试

16位模型机设计,采用微程序编写,有多种寻址方式,多个寄存器,内存单元,设计数据通路,根据数据通路编写。

需要代码的可以过来看看 verilog hdl初学者可以很好的使用希望对你们有所帮助

用户评论

请输入评论内容

评分：

暂无评论