基于FPGA的Verilog HDL语言的DDS 信号发生器,给出的代码是常规结构的12位数据。 注意注意注意!!!代码中的fword和fword_r是32位的,需要修改!!!
该资源为fskpsk信号发生器的VHDL源程序和实验报告,quartusii环境下一仿真成功。
FPGA_产生频率相位可调的波形,可切换正弦和方波----------------------------------------------------------
本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器,可以实现输出一路周期1us到10ms,脉冲宽度:0.1us到周期-0.1us,时间分辨率为0.1u
以可编程逻辑器件(FPGA)为载体,设计输出三种标准波形,包括正弦波、方波、三角波,实现频率可调,输出波形信号稳定,即利用FPGA实现直接数字频率合成计DDS。可改变波形发生器输出信号的种类、频率、所
完整的DDS工程文件,平台是Quartus13.0,包含modelsim仿真文件,文档里含有代码,适合初学DDS用户使用
双路,幅值相位频率占空比可调 -------------------------------------------
要介绍了直接数字频率合成(DDS)的组成及其工作原理,给出了基于Ahera公司的FPGA实现多波形信号发生器的设计过程和电路结构。设计在Quartusl!软件中完成,并给出了仿真波形。该设计用FPGA
基于FPGA的幅度可调信号发生器,Verilog语言设计,载波和调制波均可按键控制,频率可控,即AM信号发生器
基于ise开发环境,构建顶层文件,实现信号发生器的设计。在basys2板子上完成正弦、方波、三角波的产生、调频、调幅等工作。
