uart verilog

qq17127 35 0 zip 2019-09-25 20:09:02

分模块设计,使用modelsim仿真过,可以实现正确的收发功能,源代码都很齐全。

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-09-25 20:09:02

常用的UART,必须能用verilog实现

Generic placeholder image 卡了网匿名网友 2019-09-25 20:09:02

简洁实用,在FPGA上只实现了tx端口,没问题~!