UART Verilog (串口通信Verilog HDL代码)

也许会忘记 36 0 TXT 2018-12-29 09:12:46

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~921600等8种,并支持灵活可配。

推荐下载

MotorolaVerilogHDLCoding

这个教程详细介绍了Verilog HDL开发过程及常用实例,很实用

经典详细的HDL使用教程

24 进制计数电路,数字显示在数码管上,有手动和自动两种模式,在自动模式下每隔 1 秒从 00 显示到 23 然后循环,在手动模式下,每按一次按键计数值加 1。每次从 23 跳到 00 时,数字管

很好的verilog hdl 初级教材,很适合初学者。

verilog 数字电路设计国外经典书籍,适合IC设计工程师学习提高

2.1 Verilog HDL设计模块的基本结构 2.2 Verilog HDL词法构成 2.3 Verilog HDL的语句 2.4 Verilog HDL模型 2.5 Verilog HDL设计电

doc文档介绍简单的Verilog语法适合初学者的FPGA开发入门学习

介绍Verilog HDL, 内容包括: Verilog应用 Verilog语言的构成元素结构级描述及仿真行为级描述及仿真延时的特点及说明介绍Verilog testbench 激励和控制和描

Verilog HDL激励信号里面包括一些常用的激励信号的初始化设置。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2018-12-29 09:12:46

用完回来补评论