利用VHDL语言编写的数字时钟

qq_23113806 25 0 VHD 2018-12-29 11:12:35

利用VHDL语言编写的数字时钟，具有60进制以及24进制计数器，并可自动清零

推荐下载

包含源代码和一个说明文档,还有Exe执行文件。

基于VHDL语言简易数字时钟 6位数码管显示

单片机课程设计之电子时钟所需程序的一个例子

基于VC6.0编写的电子时钟,感兴趣的同学可以看一看。运行结果能够以图形化的方式显示当前系统的时间。

基于FPGA,用VHDL语言编写的计时秒表程序,运行成功,可供大家参考使用。

用VHDL语言编写的程序,通过CPLD器件实现表决功能,源代码非常简单

38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。

目录摘要……………………………………………………………………………………1 关键字…………………………………………………………………………………2 第一章、绪论…………………………………………………

用VHDL语言编写的彩条显示,部分程序如下: architecture behave of VGA is -- horizontal timing signals constant h_data: i

VHDL语言编写的简单计算器,包含加减乘除运算

用户评论

请输入评论内容

评分：

暂无评论