VCS利用makefile仿真详细介绍

danbaidong 93 0 RAR 2020-07-17 04:07:55

在VCS中module_tb.v除了声明timescale,初始化信号输入和例化module外,还需要加上波形输出函数$vcdpluson()和仿真时间控制函数$finish()

用户评论
请输入评论内容
评分:
暂无评论