采用CPLD实现UART设计,包含源代码;使用VHDL语言编程
基于FPGA的UART设计,每个模块都有详细的描写。
include"timescale.v"//synopsystranslate_on`include"can_defines.v"
本USB IP核在设计时,充分考虑到可重用性,其USB端点可进行相应的配置和扩展。同时针对目前SoC中常用的WishBone总线和AMBA ASB总线结构设计了总线适配器,在综合前进行相关的宏定义就可
对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用
FSL总线IP核及其在MicoBlaze系统中的应用
TheWishboneSDCardControllerIPCoreisMMC/SDcommunicationcontrollerdesignedtobeusedinaSystem-on-Chip.IP
串行通信IP核用于FPGA--FileName:Baud_rate_generator.vhd--Function:Baudrategeneratorforuartcommunication--Sys
本文提出的一种实现算术编码的集成电路IP核,经过仿真和FPGA验证,能够符合JPEG2000标准,仿真结果表明,在相同的条件下,该IP核编码所需时间仅约为软件编码所需时间的40%,从而大大提高了算术编
围绕液晶屏触摸控制器的控制方法,以液晶屏触摸控制器TSC2046为对象,讨论了软件控制触摸屏的编程特点。针对软件编程的缺点,设计了基于FPGA的触摸屏控制硬件实现IP核方案,并以ALETRA公司的FP