一种基于音频解嵌的异步FIFO设计及FPGA实现

介绍了一种针对音频解嵌中的音频帧输出而采用的特定异步FIFO的设计。重点阐述了针对这一特定情况需要考虑到的FIFO深度及读写指针复位控制以及利用读写地址格雷码对FIFO的空、满标志信号的产生电路进行逻辑设计,用Verilog HDL硬件描述语言对电路进行RTL级设计,并使用Modelsim进行功能仿真,最后通过FPGA进行验证。