模数转换器时钟优化测试

系统时钟优化可以提升系统的性能,但也颇具挑战性。为模数转换器设计抖动为350飞秒(fs)的编码电路是相对容易的,但这是否能够满足当今的高速需求? 在这里我们将讨论相关的时钟参数和方法以实现高速转换器预期的性能,为此要用到一些技术诀窍和经验。首先从典型的ADC时钟方案开始,如图1中所示,我们将焦点放在信号链路中每一级的可用于优化时钟的技术,并且指明一些应避免使用的常用技术。 图1. 典型的时钟信号链路 什么是抖动? 抖动是系统时钟电路设计中最重要的参数,因此了解某些基础知识并且理解术语的含义是十分重要的。许多技术文献描述了关于抖动的十分精确的数学模型,但是设计