模拟技术中的降压转换器应对大电流输出挑战

很多排列密集和复杂的电路板设计(例如:采用多个ASIC的嵌入式系统或双核单板计算机)都采用隔离砖式转换器,将48V配电(背板)电压转换为稳定的3.3V系统总线电压。这样做有几个原因:仅用3.3V总线,若选择合适的DC/DC负载点(POL)转换器,将3.3V电压转换为较低的电压轨(2.5V、1.2V、1.0V、0.9V)给DDR存储器、FPGA内核或收发器等供电,可以改善电路板(所有电路)的功耗;仅用一种总线电压(3.3V)运行以简化电路设计,因为无需5V或12V内务处理电源,这种电源常常用来偏置较大功率的DC/DC POL稳压器;将48V和24V电压转换至3.3V时,隔离砖式转换器已经提高了工