RFID技术中的降低RFID应答器功耗的设计策略

用于射频识别(RFID)电路的应答器设计必须借助应用低功耗电路来克服其所面临的许多挑战。RFID应答器电路必须是低成本的,并且必须在有限的电源条件下满足长期工作。先前的一系列文章提出了设计RFID应答器集成电路(IC)的基本设计策略,以及如何在不同的电路中应用这些策略。在这一系列连载文章的最后,将探讨某些先进的RFID应答器设计策略,其主要目标是节省功耗并降低成本。 应答器设计的成本依赖于几个因素,而不仅仅是硅的成本。事实上,芯片制造工艺的成本(就其复杂性和成熟程度与良率而言)一般可以由电路设计师来控制。根据经验,当裸片面积超过1mm2时,用于供应链应用的RFID的成本开始下降。