标准语言在功能验证中的作用

功能验证已经成为制约高度复杂的电子系统和芯片设计的主要瓶颈。随着芯片管脚数目的急速上升和芯片尺寸的不断缩小,功能验证已经成为影响总体设计成本的首要因素。 一个高效的功能验证解决方案,除了要有灵活有效的验证过程自动化技术和经过检验的验证方法外,验证语言的重要作用也在业界引起了广泛的关注。本文集中探讨了如何将高级语言用于高效的功能验证之中,其中,SystemVerilog有可能将RTL设计空间扩展至抽象级,并包括test bench功能; SystemC虽然也有test bench功能,但本文未予述及,因为它主要用于比RTL更高抽象级的架构设计。e语言支持面向方面编程(AOP),可以解决多个抽象