计数器设计秒表.zip

great42989 10 0 ZIP 2020-12-15 13:12:02

计数器设计秒表.zip

推荐下载

计数电路采用74LS192加/减计数器,译码电路采用74LS48四线-七段译码器/驱动器。

金融行业传票计数器,累加功能的实现,累减功能的实现,

可以统计代码的总行数、其中的注释行数、纯代码行数、空行行数。

这是个小软件的源程序,主要是定义了CstrToOper的类,让大家可以将从文本框接受到的CString表达式计算出来.比如你在文本框中输入sin(cos(1))你将得到0.514395.支持括号,四则

计数器类Counter编写图形界面,其中包括三个按钮、一个标签。按钮分别是计数器加一、计数器减一和计数器清零,标签显示当前的计数器数值。

最简单的计数器,数字是图片格式

labview开发用于实际的简易计数VI

用飓风2代实现的fpga。计数器用八位数码管进行显示。带暂停和复位功能

此文档说明了西门子200PLC在运用高速计数器通道时候,遇到的断电问题

XilinxSpartan3EFPGAxc3s500e的计数器例程counter程序,在ise开发环境下进行。

用户评论

请输入评论内容

评分：

暂无评论