模拟技术中的低压CMOS满幅度恒定增益运算放大器设计

1引言 随着便携式消费电子需求的日益增长,低压、低功耗设计已经成为集成电路设计的研究热点之一。趋势表明[1],电压的降低给模拟电路设计带来很大挑战。就低压运放设计而言,一般传统采用互补差分对输入级以实现满幅度输入范围,然而,当电源电压低于Vt.NMOS+|Vt.PMOS|+VDS,PMOS-|VDS,PMOS|时,差分对会出现截止区,导致最小电源电压要高于2个阈值电压与2个过饱和电压之和。0.35μm工艺下Vt,NMOS的典型值为0.52V,Vt,PMOS的典型值为-0.75V,则传统结构的最小工作电压只能在1.4V左右。为了避免采用复杂工艺实现电源电压低于1V的运算放大器而增加产品成本