HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式
模块是Verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描
本章讲述在Verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值的任何地方使用。
中文版Verilog_HDL简明教程,使您快速掌握Verilog_HDL语言,帮您进行FPGA和CPLD的开发
VerilogHDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可
公司同事给我的一个EXT教程,希望对学习EXT的朋友有所帮助
Mathematica 5.0简明教程,很不错的。 希望对好学者有所帮助。
Java8简明教程中文版(ePub)作者:winterbe原文:java8-tutorialModernJava-AGuidetoJava8http://winterbe.com-----------
EndNote是一款用于海量文献管理和批量参考文献管理的工具软件,自问世起就成为科研界的必备武器。在前EndNote时代,文献复习阶段从各大数据库中搜集到的文献往往千头万绪、或重复或遗漏,难以管理,阅
LaTex经典教程,单文件含有完整章节书签