3.3V CMOS 工艺下5V 电源轨的ESD 箝位电路

基于传统栅极接地NMOS 静电放电电源箝位结构,针对5V 供电情况,通过电平移位及低漏电流续.流措施,实现了3.3V CMOS 集成电路工艺条件下5V 电源轨的新型静电放电箝位电路,避免了高压工艺造.成的成本增加。该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流。采用中.芯国际0.18μm CMOS 集成电路工艺库模型,仿真验证了电路的正确性;流片结果通过了人体模型±4000V.测试,该电路可成功用于5V 电源轨静电放电保护。