SystemVerilog_training 源码

majesty91147 3 0 ZIP 2021-02-22 21:02:59

SystemVerilog_training HW1-ALU64bit

推荐下载

SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE 1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩

本书描述了assertion的基本语法及用途,相信会给你带来些许帮助!

不错的ppt,看完可以对systemverilog有个大概的认识

学习systemverilog.ovm的资料1,有实例,有文档,不得转载;

IEEEStandardforSystemVerilog—UnifiedHardwareDesign,Specification,andVerificationLanguage

SystemVerilogAssertionHandbook,学习systemverilog中断言必备。

BuildingTestbencheswithSystemVerilog

SystemVerilogAssertion初步

systemverilog_3.1a官方语言参考手册

用户评论

请输入评论内容

评分：

暂无评论