隔离式LVDS接口电路设计 电路方案

低压差分信号(LVDS)是低功耗、高速、点对点通信的既定 标准(TIA/EIA-644)。隔离LVDS接口的好处 有:保护器件免受故障影响(安全隔离),以及增加鲁棒性 (功能隔离)。 隔离式LVDS的应用包括安全隔离和/或电路板间、背板和 印刷电路板(PCB)通信链路的功能隔离。例如当LVDS背板 系统的一个或多个插卡有遭受高电压瞬变的风险时,便可 使用安全隔离。隔离LVDS接口可确保这类故障条件不影 响系统中的其他电路。某些情况下使用功能隔离很有效, 例如测量设备。若在ADC和FPGA之间隔离LVDS链路,则 可提供浮动的接地层,提升测量数据的完整性,并降低来 自应用的其他部分的干扰。 ADuM3442为 ADN4663 LVDS驱动器的逻辑输入以及 ADN4664LVDS驱动器的逻辑输出提供数字隔离。除了使用 ADuM5000提供隔离式电源,在工业和仪器仪表应用中隔 离LVDS链路还面临着许多挑战,包括: 逻辑信号与LVDS驱动器/接收器隔离、确保电路总线端 的标准LVDS通信。 高度集成的隔离仅使用两个额外的宽体SOIC器件 ADuM3442 和 ADuM5000)来隔离标准LVDS器件 ADN4663 和 ADN4664)。 与传统隔离(光耦合器)相比功耗更低。LVDS应用的特性 之一是低功耗工作。 多通道隔离。LVDS应用中,使用并行通道以尽量增大 数据吞吐量。本电路演示4通道隔离(本实例中采用两条 发射通道和两条接收通道)。 工作速度高;最高工作速度达150 Mbps,轻松满足基本 LVDS的速度要求。