一种基于FPGA／SOPC的逻辑分析仪设计

摘要：设计一种基于FPGA／SOPC的逻辑分析仪器，通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一 块FPGA中，在Nios．II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存 储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理，同时叙述了采样和数据存储电路以及触发核 中序列触发的设计方法。实践表明，该设计方法是有效和切实可行的。