image
xiaoxiao45663

这家伙很懒,什么也没写

Ta上传的资源(0)个

FPGA异步电路处理.pptx

FPGA异步处理总结,包括快采慢慢采快,单bit多bit跨时钟域传输时的异步处理方法。

嵌入式 5 0 PPTX 2021-01-08 08:01:38

基于FPGA的静态时序分析.docx

以一个实例展开共计五部分的讲解,包含SDC语法,常用时序分析手段等,很实用很适合初学者。WORD可以编辑。

硬件开发 18 0 DOCX 2020-12-30 12:12:34

40_CRC_test.rar

涉及到状态机(控制通路)和移位计算(数据通路)的混合,稍微有点复杂。 CRC串行计算的原理就是通过线性反馈移位寄存器进行输入数据移位,同时对应的生成多项式相应项数与对应数据位做异或反馈到输入端,当所有的数据位均移入时,移位寄存器的值就是CRC结果。

嵌入式 5 0 RAR 2020-08-19 12:08:03

19_fsm_sqtest.rar

经典Verilog三段式状态机,实现密码破译,包含时序和功能仿真程序与脚本及matlab程序,保证对。包含时序和功能防止脚本及matlab程序,保证对。

嵌入式 11 0 RAR 2020-07-24 05:07:17

28_5div_clk.rar

FPGA参数化时钟分频模块设计,直接修改可以实现不同分频系数,带自动化仿真脚本以及testbench。

嵌入式 6 0 RAR 2020-07-23 01:07:08

23_bubbling_sort.rar

FPGA冒泡排序Verilog实现,带自动化仿真脚本,带testbench文件,可以实现参数化修改。

嵌入式 12 0 RAR 2020-07-21 21:07:53

24_comp_parallel_sort.rar

FPGA全并行排序Verilog,带自动化仿真脚本以及testbench,可以进行参数化修改。保证对。

嵌入式 9 0 RAR 2020-07-21 05:07:55

30_ces_svtb_2011.12.rar

systemVerilog的路由器验证实例,包括LAB1~LAB6,完整版,带注释。完整版,带注释。看不懂不要钱。

嵌入式 34 0 RAR 2020-07-20 23:07:52

crc gen.rar

这是一个可以自动生成CRC校验码固件代码的软件,可以用于通信领域CRC校验模块的自动生成。

嵌入式 10 0 RAR 2020-07-17 12:07:11

31_router_sv.rar

systemVerilog的路由器验证实例,包括LAB1~LAB6,完整版,带注释。完整版,带注释。看不懂不要钱。

嵌入式 21 0 RAR 2020-06-19 19:06:50