image
qq_84849

这家伙很懒，什么也没写

Ta上传的资源(0)个

七段译码器的设计实验

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

专业指导 21 0 RAR 2019-07-11 13:07:41

南京公交线路查询

包括代码、设计文档和使用说明，是我大二上学期数据结构课的期末大作业，相信对初学者会有所帮助。

C++/C 49 0 RAR 2019-03-18 09:03:44