qidaqii_top_1.zip

基于FPGA数字式竞赛抢答器(三人),本次设计内容是通过VerilogHDL语言在IES Design Suite14.7,实验要实现的基本功能是 主持人按下开始,三个人抢答,主持人可以给选手加分或者减分,分数用数码管来显示。以下是主要功能和指标: (1)设计一个可容纳3组参赛的数字式抢答器,每组设

硬件开发 8 0 ZIP 2020-08-09 06:08:44