sparingly_68098
这家伙很懒，什么也没写
宁波大学OJ系统编程挑战：420道题目详解
宁波大学OJ系统编程挑战：420道题目详解，要求使用c或C++语言。这套编程挑战集合了丰富多样的题目，旨在帮助学生提高编程水平。每个题目都有详细的描述和要求，学生需要通过巧妙的编码和算法来解决问题。挑战中包含了从基础到高级的各种题目，涵盖了算法、数据结构、字符串处理等多个方面。完成这些挑战将有助于学
C 56 0 txt 2023-12-04 02:12:07
宁波大学线性代数考试复习资料
宁波大学线性代数考试复习资料对学生备战期末考试具有重要意义。这份复习资料包括了线性代数课程的核心知识点，涵盖了矩阵、行列式、线性方程组等重要概念。资料中提供了丰富的例题和题目解析，帮助学生更好地理解和掌握每个知识点。复习资料还包括了常见错误和易混淆点的详细解释，有助于学生避免在考试中犯错。同学们在复
其他 60 0 docx 2023-12-04 01:12:46
信号发生器设计实验：LPM_ROM和THS5651的应用
本实验旨在利用LPM_ROM和DA转换器THS5651，设计一个高效的函数信号发生器。在进行实验前，需要事先设计好波形数据表（*.mif），并熟悉DAC的使用方法。基本要求包括产生单极性正弦波，其峰峰值应大于4V。信号输出频率应分别约为100Hz和1KHz，并能通过按键切换，同时不得改变时钟频率。正
嵌入式 54 0 zip 2023-12-03 12:12:19
EDA工具实现的数字钟设计及功能展示
利用EDA工具进行数字钟的设计，采用HDL设计或调用LPM功能模块，实现了计数和其他多功能模块，并生成了相应的原理图模块。通过巧妙的图形输入方法，将各个模块连接起来，形成了一个多功能数字钟系统。该系统的基本功能包括计数显示，分秒以60进制显示，使用二位数码管展示（十进制）；时钟以24进制显示，同样采
嵌入式 58 0 zip 2023-12-03 12:12:24
HDL设计实验：时序电路中的计数器与寄存器
采用HDL设计方法，分别构建了模可变加法计数器和移位寄存器。对于模可变计数器，实现了模2、模8、模10、模16等多种计数模式，并具备了计数使能端E、异步清零端和进位输出端C。在更高层次的设计中，引入了可逆计数功能，可通过控制端G实现计数器的加/减计数控制。移位寄存器方面，基本实现了在时钟信号边沿到来
嵌入式 62 0 zip 2023-12-03 11:12:12
集成触发器实验：异步移位寄存器设计与时序控制
通过在自助实验区使用集成触发器芯片，成功设计并实现了一个4位异步移位寄存器。在时钟脉冲的作用下，寄存器中存储的二进制信息完成了向右移位的操作。实验要求包括：a）在时钟信号的作用下实现存储信息的右移位； b）异步清零功能； c）异步置1（1111）。这一实验通过触发器的构成，探讨了移位寄存器的基本原理
嵌入式 56 0 zip 2023-12-03 11:12:32
MSI组合电路的高级HDL设计
在MSI组合电路的HDL设计中，实现高级要求是设计人员面临的挑战。 2. 在基本要求中，Verilog HDL被用于设计3-8译码器和显示译码器。其中，3-8译码器具有8个输出，通过8个LED发光二极管在实验箱上显示，同时3个输入连接实验箱上的3个按钮，并附加一个片选使能端。而显示译码器的输入为四
嵌入式 63 0 zip 2023-12-03 11:12:52