EDA数字钟设计报告＋ppt

deancheng34 29 0 RAR 2019-02-21 00:02:36

EDA数字钟设计,有报告和ppt，程序是没有问题的啊

推荐下载

(1)用555定时器设计一个秒钟脉冲发生器,输入1HZ的时钟。(2)能显示时、分、秒,24小时制。(3)设计晶体震荡电路来输入时钟脉冲。(4)用同步十进制集成计数器74LS90设计一个分秒计数器

基于FPGA的数字钟设计,运用Quartus2平台的完整工程文件。

这是由maxplu设计的一个基本数字钟,可以实现基本的计时功能!

eda ,vhdl, 包括去抖电路,及闹钟功能

数字钟课程设计,电子技术课程设计有关资料,数字钟设计指导

利用vivado平台设计数字钟,设计状态机分时复用数码管位选端,逐位置入数字并计时,初学者设计多多包涵

采用VHDL语言模块化设计方法,附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求: 1.十二进制数字钟,能显示时、分、秒,并可进行时和分的快速校正,秒的清零。 2.有整点报时功能,

完整的数字钟设计,基于VHDL语言.数字钟包括秒模块,分模块,小时模块,时钟控制模块,时钟译码模块,调整时间模块,分频模块,2路MUX模块,-触发翻转模块,按键消抖模块。内容齐全

经过硬件测试过,完全可以实现。可以用作课程设计,毕业设计。(可以用文本打开)。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-02-21 00:02:36

如果直接有程序就好多咯

卡了网匿名网友 2019-02-21 00:02:36

嗯嗯，挺不错，资料很详细，不过VHDL似乎挺难的

卡了网匿名网友 2019-02-21 00:02:36

VHDL语音可能是以后的主流。大家要学好啊。

卡了网匿名网友 2019-02-21 00:02:36

基于VHDL语言实现，挺详细