8段数码管共阳极显示对照表使用此表,可节省时间
自己做的类似七段数码管显示的Active时钟控件,可调前景色,背景色
第一招:4x8段数码管 第一式:4x8段数码管FPGA实现
sopc中的八段数码管IP核,详细的verilog代码,经测试可用
用atmega16对2个7段数码管操作,并在proteus中仿真测试,附件包含原理图和程序。原理图在proteus7.7中测试通过。
--27MHZ分频成1hz:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFENPINISPO
用单片机仿真实现同时控制两位7段数码管
用C语言的方法实现了对八段数码管计数的控制方法与技巧
VERILOG入门实验四基于FPGA的键盘控制七段数码管+蜂鸣器实验指导,FPGA初学者必下
包括proteus仿真图用汇编语言编写的程序