基于FPGA的verilog语言描述频率测量,数码管显示,0-60MHZ
通过对输入的信号的检查实现了对输入波形的频率计算并有控制信号
VHDL 频率计,可以最小频率是1HZ,最大由FPGA的芯片限制。可以准确测量方波频率。
基于锐志单片机的汇编程序 实现以1000hz为分界的频率计设计
基于cycloneiii的频率计 可测占空比 数码管显示 带超量程报警 包含整个工程文件
用VERILOG写的频率计,用的直接测频法,三个输入控制测频周期。
VHDL实现的频率计,电子科技大学EDA的实验代码
频率计用来1s定时计数,#include#include#include"my12864bing.h"#include
Cpld digital display frequency meter
频率计和电子钟(仿真+程序)。51单片机,1602显示,1302电子钟芯片,按键调时,具有测频功能。