VHDL实现的频率计

基于VHDL语言设计数字频率计较详细的讲述用VHDL语言设计数字频率计的过程，对初学者很有用！！！！！！！！！！！！！！！1

电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。本资源用ATmega16单片机与相关硬件和软件设计了一个简单的数字频率计。

用avr单片机实现的频率计程序代码，好东西大家分享！

使用51单片机写一个测试频率的频率计，并用数码管显示

小梅哥AC620开发板实现数字频率计功能可测试信号为1-50Mhz仿真代码+源码

数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的，具有快速处理的能力。

（1）基本要求： a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。 b．测量结果直接用十进制数值显示。 c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程警告（可

1引言频率测量不仅在工程应用中有非常重要的意义,而且在高精度定时系统中也处于核心地位,±1个计数误差通常是限制频率测量精度进一步提高的重要原因。由于测频技术的重要性,使测频方法也有了很大的发展,

基于FPGA的频率计，使用DE2开发板，编程语言使用的是VHDL。它达到的效果是在DE2板上用数码管显示270。因为DE2板上有一个27M的晶振，我用它做信号源，这样就不用再外接信号了。但27M数码管

基于VHDL语言的3位数字频率计 含报告 VHD文件