基于FPGA的频率计DE2开发板VHDL

数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁

用VHDL编写的数字频率计，已经在quartusII下编译完成。

这是一个用VHDL编写的三档频率计，用来测量信号的频率，频率计有三个档位，频率计可以根据信号频率的大小自动换挡。

设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示

在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

实验课需要用到且调试通过~LIBRARYIEEE;--有时钟使能的十进制计数器USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT10ISPORT(CLK:INSTD_LOGIC;

利用VHDL实现的7位高精度频率。适用于初学者对VHDL语言的学习。

本科毕业设计用的非常简洁实用的代码，VHDL实现

（1）频率测量范围10Hz~1MHz（2）量程自动转换，量程分为10KHz(1s)、100KHz(0.1s)、1MHz(10ms)三档。转换规则如下：当读数大于9999时，频率计处于超量程状态，下一次

本程序采用VHDL编写，应用于频率的测量，精确度高误差在0.01%内。8位显示，占用LE资源少