基于FPGA的数字频率计DDS的VHDL设计

数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。数字频率计是一种应用很广泛的仪器。本次课程设计中画图与仿真主要用到了Proteus软件,Proteus是一款

在电子测量技术中, 频率是 个最基本的参量, 对适应晶体振荡器、 各种信号发生器、倍频和分频电路的输出信号的频率测量,广播、 电视、 电讯、 微电子技术等现代科学领域。

数字频率计是我们经常会用到的实验仪器之一,本实验要使用单片机和计数电路及液晶器件来设计一个宽频的数字频率计。 数字频率计的实验电路图(初步方案) 1) 数字频率计的计数及显示电路: 图1数字频率计的设

数字频率计的设计数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是电子系统的心脏，是决定电子系统性能的关键设备，随着现代通信、卫星、雷达和电子对抗等系统的发展对数字频率计提出

此文档为.kdh文件，如果不能打开要先在百度里下载.kdh浏览器。 这是一篇硕士毕业论文

简易数字频率计,可供学生下载使用，简易数字频率计题解PPT

基于QuartusII6.1(32-Bit)设计VHDL语言数字频率计综合设计（结合数码管显示）

简易数字频率计设计报告--数字电路课程设计报告

这篇内容介绍了一份名为18.简易数字频率计设计_一等奖.zip的优胜设计方案。该方案在数字频率计领域取得了一等奖，并且其设计精妙巧妙，经过专业评审认可。设计方案的核心特点包括先进的技术应用和卓越的创新

Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。