基于VHDL语言的3位数字频率计

数字频率计原理图以及详细的描述,还有很多原理的解释

数字频率计的设计，基于FPGA数字频率计的设计

有关数字频率计的论文，较清楚的方案与原理图，相信对要做频率计的同学有帮助。

以51/52单片机为基础,设计的数字频率计

Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。

实验成功可以用

基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计

verilogHDL数字频率计的设计

基于EDA技术的数字频率计设计，有VHDL代码，及仿真图

在quartus里生成正弦波，三角波和锯齿波，每个模块也可以单独生成。