基于VerilogHDL数字频率计的设计.pdf

实验目的和要求 1.自主设计实现数字频率计的整体方案,完成功能分割,体会项目的子项目分割操作。 2.进行顶层实体设计与功能仿真,学习仿真操作。 3.学习 DE10-Lite 功能板,并用它实现频率计功

基本要求:⊙测量信号:方波⊙测量频率范围:1Hz~9999Hz;10Hz~10KHz⊙显示方式:4位十进制数显示;⊙时基电路由555定时器及分频器组成,555振荡器产生脉冲信号,经分频器分频产生的时基

输入波形直接就可以用，测量范围为1~999HZ，用仿真模拟软件都可以打开，DSN格式的。学校课程设计时自做的，所以非常适合课程设计时用

数字频率计是pdf格式的，千载难逢！要看呀！

VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比

用multisim仿真数字频率计，高等教育课程设计中常会用到！

对于做毕设的同学很有用处。使用标准的C描述将频率计的相关知识描述得较为通透，希望大家喜欢。

用VHDL编写的数字频率计，已经在quartusII下编译完成。

有关数字频率计的论文，较清楚的方案与原理图，相信对要做频率计的同学有帮助。

这个是课设的项目。硬件是DE2-115。所用的语言是Verilog。已经用modelsim仿真通过了，里面每个小功能提供有testbench文件。。。编译下载到开发板也成功了。代码思路清晰，每个模块都