摘要: 本文提出了一种改进的BM算法,并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。经实验验证,该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。 截短Re
根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律
介绍了HDB3编码的原理和方法,提出了一种基于EDA技术实现的HDB3编码器的方法,在MAX+plusⅡ平台以硬件描述语言VHDL语言编写程序来实现传输数据的HDB3码的编码译码,并利用CPLD实验平
摘 要:研究了信道纠错编码Turbo码,并提出了利用FPGA实现Turbo码编译码的方法。编码采用了顺序输入,并行编码,顺序输出。译码选用Max2Log2MAP算法,针对该算法采用查表法实现交织,以提
设计一个哈夫曼编译码器实现哈夫曼编译码,提高通信效率,初始化每个字符后即可对一串字符编码
三八译码器-38译码器原理图-74ls138译码器.mht
这是一些有关QC-LDPC译码器设计的一些经典文章,非常详细的介绍了如何FPGA实现。希望对学习QC-LDPC的人士有帮助
熟悉 max plusii 的基本操作,掌握文本输入法,了解 FPGA 的设计过程。
介绍7447七段数码驱动器的工作方式和各引角的功能介绍.
工程代码部分文件,讲过自己的测试,含有源代码和测试文件,可以直接仿真。
